aes – Traduction – Dictionnaire Keybot

Spacer TTN Translation Network TTN TTN Login Deutsch English Spacer Help
Langues sources Langues cibles
Keybot 12 Résultats  www.durotherm.de
  Security and Protection...  
Montrer texteMontrer source en cacheMontrer URL avec texte source
New AES Programmer for protection against theft of intellectual property
Comparer pages textesComparer pages HTMMontrer URL avec texte sourceMontrer URL avec langue cibleDéfinir goepel.com comme domaine prioritaire
Neuer AES Programmer schützt gegen IP-Diebstahl
  Security and Protection...  
Montrer texteMontrer source en cacheMontrer URL avec texte source
With a new AES Programmer, GOEPEL electronic protects the Xilinx Ultrascale FPGAs against potential attackers and IP theft (Intellectual Property). The Advanced Encryption Standard (AES) Programmer is a tool that is integrated into the Embedded JTAG Solutions software SYSTEM CASCON for protection of the circuit design.
Comparer pages textesComparer pages HTMMontrer URL avec texte sourceMontrer URL avec langue cibleDéfinir goepel.com comme domaine prioritaire
Mit einem sogenannten AES Programmer schützt GÖPEL electronic die Ultrascale-FPGAs von Xilinx gegen potentielle Angreifer und IP-Diebstahl (Intellectual Property). Der AES-Programmer (Advanced Encryption Standard) ist ein Tool, welches in der Embedded JTAG Solutions Software SYSTEM CASCON integriert ist und dem Schutz des Schaltungs-Designs dient.
  Security and Protection...  
Montrer texteMontrer source en cacheMontrer URL avec texte source
Because the Xilinx Ultrascale AES Programmer is part of the SYSTEM CASCON ISP Tool Suite, the AES configuration can easily be combined with other procedures such as Boundary Scan or Processor Emulation Tests.
Comparer pages textesComparer pages HTMMontrer URL avec texte sourceMontrer URL avec langue cibleDéfinir goepel.com comme domaine prioritaire
Da der Xilinx Ultrascale AES Programmer Bestandteil der SYSTEM CASCON ISP Tool-Suite ist, kann die AES-Konfigurierung einfach mit anderen Prozeduren wie Boundary Scan Test oder Processor Emulations Test kombiniert werden. Dadurch wird im Produktionstest nur eine Plattform benötigt, welche auch den Download der verschlüsselten Programmierdaten unterstützt.
  Security and Protection...  
Montrer texteMontrer source en cacheMontrer URL avec texte source
Because the Xilinx Ultrascale AES Programmer is part of the SYSTEM CASCON ISP Tool Suite, the AES configuration can easily be combined with other procedures such as Boundary Scan or Processor Emulation Tests.
Comparer pages textesComparer pages HTMMontrer URL avec texte sourceMontrer URL avec langue cibleDéfinir goepel.com comme domaine prioritaire
Da der Xilinx Ultrascale AES Programmer Bestandteil der SYSTEM CASCON ISP Tool-Suite ist, kann die AES-Konfigurierung einfach mit anderen Prozeduren wie Boundary Scan Test oder Processor Emulations Test kombiniert werden. Dadurch wird im Produktionstest nur eine Plattform benötigt, welche auch den Download der verschlüsselten Programmierdaten unterstützt.
  Security and Protection...  
Montrer texteMontrer source en cacheMontrer URL avec texte source
AES is an official standard supported by the National Institute of Standards and Technology and the US Department of Commerce. Without the corresponding keys, bit streams cannot be analyzed, which means that the encrypted designs are protected against re-engineering, cloning and copying.
Comparer pages textesComparer pages HTMMontrer URL avec texte sourceMontrer URL avec langue cibleDéfinir goepel.com comme domaine prioritaire
AES ist ein offizieller Standard, unterstützt vom National Institute of Standards and Technology und dem U.S. Department of Commerce. Ohne die entsprechenden Schlüssel können Bitstreams nicht analysiert werden, wodurch die verschlüsselten Designs gegen Re-Engineering, Klonung und Kopieren abgesichert sind.
  Security and Protection...  
Montrer texteMontrer source en cacheMontrer URL avec texte source
With a new AES Programmer, GOEPEL electronic protects the Xilinx Ultrascale FPGAs against potential attackers and IP theft (Intellectual Property). The Advanced Encryption Standard (AES) Programmer is a tool that is integrated into the Embedded JTAG Solutions software SYSTEM CASCON for protection of the circuit design.
Comparer pages textesComparer pages HTMMontrer URL avec texte sourceMontrer URL avec langue cibleDéfinir goepel.com comme domaine prioritaire
Mit einem sogenannten AES Programmer schützt GÖPEL electronic die Ultrascale-FPGAs von Xilinx gegen potentielle Angreifer und IP-Diebstahl (Intellectual Property). Der AES-Programmer (Advanced Encryption Standard) ist ein Tool, welches in der Embedded JTAG Solutions Software SYSTEM CASCON integriert ist und dem Schutz des Schaltungs-Designs dient.
  Security and Protection...  
Montrer texteMontrer source en cacheMontrer URL avec texte source
Core element is special chip logic for the AES/Galois Counter Mode (GCM). The AES/GCM-based decoding and authentication of the bit streams provides a very high security level and is based on symmetric encryption with 256bit AES keys.
Comparer pages textesComparer pages HTMMontrer URL avec texte sourceMontrer URL avec langue cibleDéfinir goepel.com comme domaine prioritaire
Als Kernelement kommt hierbei eine spezielle Chip-Logik für den Advanced Encryption Standard / Galois Counter Mode (AES/GCM) zum Einsatz. Die AES/GCM-basierende Decodierung und Authentifizierung der Bitstreams bietet ein sehr hohes Sicherheitsniveau und beruht auf einer symmetrischen Verschlüsselung mit 256bit AES-Keys. Darüber hinaus unterstützen die Ultrascale FPGAs auch eine RSA-Authentifizierung, welche auf asymmetrischen Algorithmen beruht und einen im FPGA gespeicherten RSA Key benötigt. Der Xilinx Ultrascale Programmer unterstützt sämtliche Mechanismen und ermöglicht per JTAG das sichere und zuverlässige Handling der erforderlichen Schlüssel, sowie der codierten Designdaten gemäß den speziellen Definitionen des Herstellers. Diese Eigenschaften sind essenziell, da die Aktivierung des AES-Mechanismus irreversibel ist und der FPGA danach als Mission-Designs nur noch entsprechend codierte Bitstreams akzeptiert.
  Security and Protection...  
Montrer texteMontrer source en cacheMontrer URL avec texte source
Core element is special chip logic for the AES/Galois Counter Mode (GCM). The AES/GCM-based decoding and authentication of the bit streams provides a very high security level and is based on symmetric encryption with 256bit AES keys.
Comparer pages textesComparer pages HTMMontrer URL avec texte sourceMontrer URL avec langue cibleDéfinir goepel.com comme domaine prioritaire
Als Kernelement kommt hierbei eine spezielle Chip-Logik für den Advanced Encryption Standard / Galois Counter Mode (AES/GCM) zum Einsatz. Die AES/GCM-basierende Decodierung und Authentifizierung der Bitstreams bietet ein sehr hohes Sicherheitsniveau und beruht auf einer symmetrischen Verschlüsselung mit 256bit AES-Keys. Darüber hinaus unterstützen die Ultrascale FPGAs auch eine RSA-Authentifizierung, welche auf asymmetrischen Algorithmen beruht und einen im FPGA gespeicherten RSA Key benötigt. Der Xilinx Ultrascale Programmer unterstützt sämtliche Mechanismen und ermöglicht per JTAG das sichere und zuverlässige Handling der erforderlichen Schlüssel, sowie der codierten Designdaten gemäß den speziellen Definitionen des Herstellers. Diese Eigenschaften sind essenziell, da die Aktivierung des AES-Mechanismus irreversibel ist und der FPGA danach als Mission-Designs nur noch entsprechend codierte Bitstreams akzeptiert.
  Security and Protection...  
Montrer texteMontrer source en cacheMontrer URL avec texte source
Core element is special chip logic for the AES/Galois Counter Mode (GCM). The AES/GCM-based decoding and authentication of the bit streams provides a very high security level and is based on symmetric encryption with 256bit AES keys.
Comparer pages textesComparer pages HTMMontrer URL avec texte sourceMontrer URL avec langue cibleDéfinir goepel.com comme domaine prioritaire
Als Kernelement kommt hierbei eine spezielle Chip-Logik für den Advanced Encryption Standard / Galois Counter Mode (AES/GCM) zum Einsatz. Die AES/GCM-basierende Decodierung und Authentifizierung der Bitstreams bietet ein sehr hohes Sicherheitsniveau und beruht auf einer symmetrischen Verschlüsselung mit 256bit AES-Keys. Darüber hinaus unterstützen die Ultrascale FPGAs auch eine RSA-Authentifizierung, welche auf asymmetrischen Algorithmen beruht und einen im FPGA gespeicherten RSA Key benötigt. Der Xilinx Ultrascale Programmer unterstützt sämtliche Mechanismen und ermöglicht per JTAG das sichere und zuverlässige Handling der erforderlichen Schlüssel, sowie der codierten Designdaten gemäß den speziellen Definitionen des Herstellers. Diese Eigenschaften sind essenziell, da die Aktivierung des AES-Mechanismus irreversibel ist und der FPGA danach als Mission-Designs nur noch entsprechend codierte Bitstreams akzeptiert.
  Security and Protection...  
Montrer texteMontrer source en cacheMontrer URL avec texte source
Core element is special chip logic for the AES/Galois Counter Mode (GCM). The AES/GCM-based decoding and authentication of the bit streams provides a very high security level and is based on symmetric encryption with 256bit AES keys.
Comparer pages textesComparer pages HTMMontrer URL avec texte sourceMontrer URL avec langue cibleDéfinir goepel.com comme domaine prioritaire
Als Kernelement kommt hierbei eine spezielle Chip-Logik für den Advanced Encryption Standard / Galois Counter Mode (AES/GCM) zum Einsatz. Die AES/GCM-basierende Decodierung und Authentifizierung der Bitstreams bietet ein sehr hohes Sicherheitsniveau und beruht auf einer symmetrischen Verschlüsselung mit 256bit AES-Keys. Darüber hinaus unterstützen die Ultrascale FPGAs auch eine RSA-Authentifizierung, welche auf asymmetrischen Algorithmen beruht und einen im FPGA gespeicherten RSA Key benötigt. Der Xilinx Ultrascale Programmer unterstützt sämtliche Mechanismen und ermöglicht per JTAG das sichere und zuverlässige Handling der erforderlichen Schlüssel, sowie der codierten Designdaten gemäß den speziellen Definitionen des Herstellers. Diese Eigenschaften sind essenziell, da die Aktivierung des AES-Mechanismus irreversibel ist und der FPGA danach als Mission-Designs nur noch entsprechend codierte Bitstreams akzeptiert.