adc – Traduction – Dictionnaire Keybot

Spacer TTN Translation Network TTN TTN Login Deutsch English Spacer Help
Langues sources Langues cibles
Keybot 568 Résultats  www.analog.com  Page 4
  Isolating the Key Detai...  
Unconnected channels on CMOS switches and MUXes, whether on a separate chip or part of a multi-input ADC, can pick up signals from stray electrostatic fields and inject them into the substrate of the chip, turning on spurious substrate deviceseven if the unconnected channel is disabled.
CMOSスイッチやMUXに未接続のチャンネルがあると、それがADCと別のチップ上のものでも多チャンネル入力ADCの一部であっても、また、たとえディセーブルにされていても、漂遊静電界から信号を拾って、チップのサブストレートに信号を注入して、スプリアスのサブストレート・デバイスをターンオンすることがあります。こうしたデバイスのリーク電流によってアクティブ・チャンネルの性能が低下し、チップを共有するADCの性能まで低下させてしまうことがあります。
  ADCs for High Dynamic R...  
The dynamic range of an ADC can be increased by adding a programmable-gain amplifier or operating multiple ADCs in parallel, using digital post-processing to average the result, but these methods can be impractical due to power, space, and cost constraints.
工業、計装、医療機器に使われている高性能データ・アクイジションのシグナル・チェーンでは、高ダイナミック・レンジと高精度が求められます。ADコンバータ(ADC)のダイナミック・レンジを向上させるには、プログラマブル・ゲイン・アンプを追加するか、あるいは複数のADCを並列に動作させて、後段のデジタル処理によって結果を平均する方法がありますが、これらの方法は、電力、スペース、コストの制約があるため非現実的です。オーバーサンプリングを行えば、ADCは低コストで高ダイナミック・レンジを達成でき、同時にスペース、熱、電力の厳しい設計条件にも対応することができます。
  Tick-Tock, Tick-Tock | ...  
To give numbers, a perfect ADC (no imperfections of any sort) working with a 100 MHz signal and a clock with one pico second (1E-12 seconds) rms jitter cannot achieve a resolution greater than 10 bits.
エッジが早過ぎると、サンプリングされた信号はまだ正しい値になっていません。エッジが遅過ぎると、信号は先に行き過ぎています。このため、サンプリングが行われるシステムで精度を上げるには、システム・クロックのジッタを十分に低くしなければなりません。実際、周波数精度はたいして重要でないことが多いのです。言うまでもなく、サンプル信号の変化が速いほど(高周波になるほど)、一定のジッタに対する誤差は大きくなります。クロック周波数は無関係です。重要なのは、サンプリングされるアナログ信号の周波数(ADCの場合)か、論理合成される信号の周波数(DACの場合)です。
  Programmable ADC Input ...  
When budgeting for cost, performance, and power dissipation of the entire system, the lower signal range means that 1.7 dB less gain is needed upstream of the ADC, perhaps allowing the use of a lower power op amp with a lower gain-bandwidth product.
では、なんの得もないのに、どうしてSNRを下げるのでしょうか?コンバータは、システム・レベルで見るとパズルの一片にすぎません。システム全体のコスト、性能、消費電力を考慮した場合、信号範囲を狭くするのはADCの上流側で1.7dBゲインを小さくする必要があり、これによっておそらくゲイン帯域幅積の小さい低消費電力オペアンプが使用可能になるからかもしれません。つまり、コンバータのノイズ性能の低減を許容できるのであれば、システムの別の部分でポジティブなトレードオフを見つけることができるでしょう。
  Differential Signals Al...  
Driving Miss ADC
FEB 2009
  Correlating Specificati...  
First, the SNR test is performed with a 30-MHz input signal at a –1 dBFS level, while there is no signal for the grounded input histogram test. Will this make a difference? The jitter induced noise at the output of an ADC can be estimated as
おや、1.47  1.24ですね。これはどういうことでしょうか?この食い違いを解消するにはいくつかの点を考慮する必要があります。まず、SNRテストは–1 dBFSレベル、30 MHz入力信号で行われますが、グラウンド入力ヒストグラムのテストでは信号はありません。これで値に差がでるのでしょうか?ADC出力のジッタ誘起ノイズは次式で推定することができます。
  Slow Starting ADCs | An...  
To save power, my ADC is powered up only to make a measurement. The system is very accurate in continuous operation, but completely unpredictable when power is strobed.
節電のため、私の A/D コンバータ(ADC)は測定のときだ け起動するようにしています。連続動作ではシステムは非常に 正確なのに、電源を入れたり、切ったりすると全く予測不可能 になってしまいます。
  Overrange Flag Indicate...  
In contrast, with older converters that exhibited rollover, a 12-bit converter whose input was at positive full scale + 1 LSB might have an output of 0000 0000 0001 instead of all 1’s. The user would know from the OR output that the ADC had been overranged and that the data should be ignored.
現代の高速ADCの大部分にはオーバーレンジ(OR)フラグがあります。この出力ビットは、一般にコンバータの出力データと同期していて、アナログ入力サンプル値がコンバータのフルスケール入力レンジを越えたことを示します。オフセット・バイナリ・コーディングを使用したADCを考えてみましょう。入力信号がコンバータの正側のフルスケール・レンジを越えると、ADCは出力データをクリップし、出力データはすべて1(12ビットADCの場合は1111 1111 1111)になります。入力信号値が負側のフルスケール・レンジを下回ると、出力はすべて0(12ビットADCの場合は0000 0000 0000)になります。どちらの場合も、ORビットが設定されていて、サンプル中に入力がレンジを超過したことを示しています。
  Practical Filter Design...  
Utilizing oversampling and a decimation filter, the SNR improvement can be derived from the theoretical SNR for an N-bit ADC: SNR = 6.02 × N + 1.76 dB + 10 × log10[OSR], OSR = fs/(2 × BW). Note that, this formula only applies to ideal ADCs in which there is only quantization noise.
SAR 型和Σ-Δ 型ADC 正在稳步实现更高的采样速率和输入带 宽。以两倍奈奎斯特速率对一个信号过采样,会将ADC 量化 噪声能量均匀扩散到两倍频段中。这样便很容易设计数字滤波 器来限制数字化信号的频带,然后通过抽取来提供所需的最终 采样速率。这种技术可降低带内量化误差并提高ADC SNR。 它还能放宽滤波器滚降要求,从而减轻抗混叠滤波器的压力。 过采样降低了对滤波器的要求,但需要更高采样速率ADC 和 更快的数字处理。
  Practical Filter Design...  
The designer should ascertain that the RC filter in front of the ADC can fully settle within the target acquisition time. This is especially important for precision ADCs requiring a larger input current or having the equivalent smaller input impedance.
算出的RC 滤波器是一个低通滤波器,截止带宽为3.11 MHz。 但是,某些设计人员可能会意识到,3.11 MHz 远大于100 kHz 的输入信号频率,因此,该滤波器无法有效降低带外噪声。为 实现更高动态范围,可以换用590 Ω 电阻,以获得100 kHz 的 –3 dB 带宽。这种方法主要有两个问题。由于通带中会有更多 衰减,对于AD7980 ADC 示例,100 kHz 附近的幅度衰减最高 可达30%,因此,信号链精度会大大降低。带宽越小,则建立 时间越长,这使得AD7980 的内部采样保持电容无法在指定的 采集时间内完成充电,因而无法执行下一次有效转换。这导致 ADC 转换精度降低。
  Keeping Your A/D Conver...  
Jitter or noise on a clock signal can only corrupt an ADC's timing when present around the threshold region of the ADC's clock input. Increasing the slew rate of the clock signal decreases its transition time, thus reducing the amount of time that noise is present during the threshold period.
クロック信号上のジッタ、またはノイズがA/Dコンバータ(ADC)のタイミングを損なうおそれがあるのは、ADC用クロックがその入力のスレッショールド領域の付近にあるときだけです。クロック信号のスルーレートを上げれば、その遷移時間が短くなり、スレッショールド期間にノイズが存在する時間も減少します。このようにして、システムに生じるRMS(実効値)ジッタが効果的に減少します。たとえば、70MHzのアナログ入力に対し、RMSジッタが最小100fsの12ビットADCの場合は、1V/nsのスルーレートが必要になります。
  Keeping Your A/D Conver...  
Jitter or noise on a clock signal can only corrupt an ADC's timing when present around the threshold region of the ADC's clock input. Increasing the slew rate of the clock signal decreases its transition time, thus reducing the amount of time that noise is present during the threshold period.
クロック信号上のジッタ、またはノイズがA/Dコンバータ(ADC)のタイミングを損なうおそれがあるのは、ADC用クロックがその入力のスレッショールド領域の付近にあるときだけです。クロック信号のスルーレートを上げれば、その遷移時間が短くなり、スレッショールド期間にノイズが存在する時間も減少します。このようにして、システムに生じるRMS(実効値)ジッタが効果的に減少します。たとえば、70MHzのアナログ入力に対し、RMSジッタが最小100fsの12ビットADCの場合は、1V/nsのスルーレートが必要になります。
  What's the (Converter) ...  
Narrowband applications (narrow being relative to the ADC's full Nyquist bandwidth) usually operate at high intermediate frequencies (IF). They typically use only 5 to 20 MHz of bandwidth in the 2nd or 3rd Nyquist zone, with a center frequency ≥190 MHz.
ナローバンド・アプリケーション(A/D コンバータの完全なナイキスト帯域幅に比べてナローという意味)は、通常、高い中間周波数(IF)で動作し、190MHz以上の中心周波数で、2次または3次のナイキスト領域の5 ~ 20MHzの帯域幅だけを使用するのがふつうです。この設計で必要なのはナイキスト帯域幅の一部だけですが、アンチエイリアシング・フィルタを実装するために未使用の帯域幅が必要になることもあります。このようなアプリケーションでは一般にトランスやバランが使用されますが、これらの周波数で性能が十分であればアンプを使用することもできます。
  Isolating the Key Detai...  
Unconnected channels on CMOS switches and MUXes, whether on a separate chip or part of a multi-input ADC, can pick up signals from stray electrostatic fields and inject them into the substrate of the chip, turning on spurious substrate deviceseven if the unconnected channel is disabled.
CMOSスイッチやMUXに未接続のチャンネルがあると、それがADCと別のチップ上のものでも多チャンネル入力ADCの一部であっても、また、たとえディセーブルにされていても、漂遊静電界から信号を拾って、チップのサブストレートに信号を注入して、スプリアスのサブストレート・デバイスをターンオンすることがあります。こうしたデバイスのリーク電流によってアクティブ・チャンネルの性能が低下し、チップを共有するADCの性能まで低下させてしまうことがあります。
  ADCs for High Dynamic R...  
Oversampling is performed by sampling the input signal at much higher rate than the Nyquist rate (twice the signal bandwidth) to increase the signal-to-noise ratio (SNR) and effective number of bits (ENOB). When the ADC is oversampled, the quantization noise is spread such that most of it occurs outside the bandwidth of interest, resulting in increased overall dynamic range at low frequencies.
オーバーサンプリングでは、ナイキスト・レート(信号帯域幅の2倍)よりもはるかに高いレートで入力信号をサンプリングし、S/N比と有効ビット数(ENOB)を増大します。ADCをオーバーサンプリングすると、量子化ノイズが拡散して、そのほとんどが対象の帯域幅の外側に生じるため、低周波数での総合的なダイナミック・レンジが増大することになります。対象の帯域幅の外側のノイズは、図1に示す後段のデジタル処理で除去することができます。オーバーサンプリング・レート(OSR)は、サンプリング・レートをナイキスト・レートで割った値です。オーバーサンプリングによるダイナミック・レンジの改善(ΔDR)は、ΔDR =log2 (OSR) × 3dB となります。たとえば、ADCを4倍オーバーサンプリングすることでダイナミック・レンジが6dB増大、つまり分解能が1ビット追加されることになります。
  Correlating Specificati...  
where the input full scale range (FSR) is specified in LSBs and the SNR is specified in dBFS (decibels relative to full scale). As an example, from the grounded input histogram shown in the AD9434 12-bit, 500-MSPS ADC data sheet (Figure 25), the input referred noise is 1.24 LSB rms.
ここで、入力フルスケール範囲(FSR)はLSB単位、SNRはdBFS(フルスケール基準のデシベル値)単位です。たとえば、12ビット、500 MSPSのADC、AD9434のデータシートのグラウンド入力ヒストグラム(Figure 25)によると、入力換算ノイズは1.24 LSB rmsです。仕様の表を見ると、入力周波数が30 MHzから450 MHzでのSNRの代表値は65.9 dBFSから63.5 dBFSまでとさまざまです。さて、計算式にはどの数値を使用すべきでしょうか?SNRはグラウンド入力ヒストグラムの結果と比較する必要があります。現代の単電源ADCの場合、入力はオープンでグラウンド電位に接続しないため、単電源動作のADCの入力はアナログ電源の中央値にシフトします。SNRはDCで測定しないため、最小入力周波数の30 MHzを選択してください。入力ノイズは次式で求めることができます。
  Are Your Filters Filter...  
The stop-band should continuously reject unwanted frequencies well beyond the converter's analog internal front-end bandwidth (e.g. ADC sample rate is 100MSPS, input bandwidth is 1GHz; AAF must reject frequencies up to 1GHz, not Nyquist (50MHz)!
ストップバンドでは、コンバータのアナログ内部フロントエンド回路の帯域幅をはるかに超える不要な周波数を連続的に除去するようにします(たとえば、ADCのサンプル・レートが100MSPS、入力帯域幅が1GHzの場合、AAFはナイキスト帯域(50MHz)ではなく1GHzまでもの周波数を除去しなければなりません)。さもないと、ストップバンド周波数応答が上昇し始めた場合に、フィルタ設計内に2番目のパスバンド領域ができてしまいます。この2番目のパスバンド領域はストップバンドに入るはずですが、まだコンバータのアナログ内部フロントエンド帯域幅内に残っていると、不要なノイズやスプリアスが本当の対象帯域に折り返される可能性があります。
  Sigma Delta Converters ...  
There is a definite theoretical minimum limit to the possible noise of an analog-to-digital converter (ADC). When an ADC samples a signal at a frequency of fs the digital output contains the signal and this "quantization noise" is usually spread evenly from dc to fs/2.
A/Dコンバータ(ADC)の動作に起因するノイズには、明確な理論上の最小限度があります。ADCが周波数fsで信号をサンプリングした場合、その結果のデジタル出力にはそのノイズ信号が含まれ、この「量子化ノイズ」は一般にDCからfs/2まで均一に分布します。Kfsという高いレートでサンプリングすると、そのノイズ信号はDCからKfs/2までの広い帯域に広がって分布します。デジタル・フィルタによってfs/2を超えるすべてのノイズを除去すれば、デジタル出力のS/N比(SNR)が改善し、その結果ADCの分解能が向上します。
  Sigma Delta Converters ...  
If the digital output from the Σ-Δ modulator is filtered to remove HF, leaving the frequencies from dc to fs/2 (where the wanted signals are) then the SNR and resolution of the digital output are improved. A Σ-Δ ADC simply consists of a Σ-Δ modulator and a digital low-pass filter, both of which are easily made with modern high density digital technology.
HFを取り除くためにΣΔモジュレータからのデジタル出力をフィルタ処理し、DCからfs/2までの周波数(ここに求める信号があります)を残せば、デジタル出力のS/N比と分解能が向上します。ΣΔ ADCはΣΔモジュレータとデジタル・ローパス・フィルタのみで構成されていますが、モジュレータもフィルタも最新の高密度デジタル技術によって簡単に製造できるものです。ΣΔ ADCの原理は40年以上も前から知られていましたが、チップに組み込めるようになったのは比較的最近のことです。
  Slow Starting ADCs | An...  
Alexei, whom I met at a seminar in Novosibirsk in Siberia, was no exception. He complained that his ADC (analog-to-digital converter) was badly out of specification and sometimes did not work at all, but was reluctant to provide details of his system.
安全保障に執着していたソビエト体制の副産物で、ロシア人はアプリケーションの問題があっても、詳しい内容を人に教えるのをどうしても嫌がることがあります。シベリアのノボシビルスクで開催されたセミナーで出会ったアレクセイも例外ではありませんでした。彼のADコンバータが仕様をひどく逸脱し、場合によっては全く動作しなくなることもあると言うのです。けれども、システムの詳細を話そうとしてくれません。そこで、私はいくらかのウォッカとキャビアとブリニをごちそうし、母なるロシア、女帝エカテリーナ、シベリア横断鉄道、世界中のアナログ・エンジニアのために乾杯しました。そこでやっと彼は打ち解けて、実はADCを起動するのは変換する間だけで、その後は電源をシャットダウンしていると教えてくれました。
  Wideband A/D Converter ...  
AD9445 105-/125-MSPS 14-Bit, 5-/3.3-V, Buffered ADC
AD9446 :16ビット、80/100MSPS、バッファ付きADC
  Wideband A/D Converter ...  
Figure 9. Typical input impedance graph of a switched-capacitor ADC in track mode.
に外部ネットワークをマッチングさせることが重要です。この図でわかるように、入力インピーダンスの実数部すなわち抵抗部(青線)は、低周波(ベースバンド)で非常に高くなり(数キロオームのレンジ)、100MHzを超えると2kW未満に減衰します。
  Wideband A/D Converter ...  
A. Figure 12 shows four examples of ADC input configurations using a transformer.
差動測定のADC入力を見ると(図11)、入力信号がはるかにクリアであることがわかります。クロックに関連する「破損」グリッチは消滅しています。差動信号に固有の同相ノイズ除去によって、電源、デジタル信号源、電荷注入のいずれの同相ノイズも相殺しています。
  Resolution vs. ENOB | A...  
As I told my friend the story, he knew where I was headed. We had just talked about a 12-bit ADC that was a real winner 25 years ago, when the state of the art throughput rate was 50 times slower—only 10 MSPS.
私がこの話をしているときに、友人には私の話の落ちがどこにあるのかわかりました。私たちが話していた12ビットADCは、25年前では正真正銘の勝組だった製品なのです。当時の最高レベルのスループット・レートは現在の製品の50分の1、わずか10MSPSでした。私たちは古いデータシートを引っ張り出しました。そうです、間違いなくENOBは10.5とありました。
  Wideband A/D Converter ...  
Is the ADC internally buffered?
アンプは長い距離にわたって駆動できるため、システム分割によって複数のボードが設計で要求されるときに特に便利である。
  Wideband A/D Converter ...  
When choosing an ADC, always remember:
アンプは本質的に出力負荷の影響から入力信号源を分離しているため、影響を受けやすい入力信号源を取り扱う場合、トランスよりも便利である。
  Sigma Delta Converters ...  
There is a definite theoretical minimum limit to the possible noise of an analog-to-digital converter (ADC). When an ADC samples a signal at a frequency of fs the digital output contains the signal and this "quantization noise" is usually spread evenly from dc to fs/2.
A/Dコンバータ(ADC)の動作に起因するノイズには、明確な理論上の最小限度があります。ADCが周波数fsで信号をサンプリングした場合、その結果のデジタル出力にはそのノイズ信号が含まれ、この「量子化ノイズ」は一般にDCからfs/2まで均一に分布します。Kfsという高いレートでサンプリングすると、そのノイズ信号はDCからKfs/2までの広い帯域に広がって分布します。デジタル・フィルタによってfs/2を超えるすべてのノイズを除去すれば、デジタル出力のS/N比(SNR)が改善し、その結果ADCの分解能が向上します。
  ADCs for High Dynamic R...  
Oversampling is performed by sampling the input signal at much higher rate than the Nyquist rate (twice the signal bandwidth) to increase the signal-to-noise ratio (SNR) and effective number of bits (ENOB). When the ADC is oversampled, the quantization noise is spread such that most of it occurs outside the bandwidth of interest, resulting in increased overall dynamic range at low frequencies.
オーバーサンプリングでは、ナイキスト・レート(信号帯域幅の2倍)よりもはるかに高いレートで入力信号をサンプリングし、S/N比と有効ビット数(ENOB)を増大します。ADCをオーバーサンプリングすると、量子化ノイズが拡散して、そのほとんどが対象の帯域幅の外側に生じるため、低周波数での総合的なダイナミック・レンジが増大することになります。対象の帯域幅の外側のノイズは、図1に示す後段のデジタル処理で除去することができます。オーバーサンプリング・レート(OSR)は、サンプリング・レートをナイキスト・レートで割った値です。オーバーサンプリングによるダイナミック・レンジの改善(ΔDR)は、ΔDR =log2 (OSR) × 3dB となります。たとえば、ADCを4倍オーバーサンプリングすることでダイナミック・レンジが6dB増大、つまり分解能が1ビット追加されることになります。
  Wideband A/D Converter ...  
AD9446 16-Bit, 80-/100-MSPS Buffered ADC
AD8138 :低歪み差動ADCドライバ
  Wideband A/D Converter ...  
AD8138 Low-Distortion Differential ADC Driver
AD8139 :超低ノイズ完全差動ADCドライバ
  Sigma Delta Converters ...  
There is a definite theoretical minimum limit to the possible noise of an analog-to-digital converter (ADC). When an ADC samples a signal at a frequency of fs the digital output contains the signal and this "quantization noise" is usually spread evenly from dc to fs/2.
A/Dコンバータ(ADC)の動作に起因するノイズには、明確な理論上の最小限度があります。ADCが周波数fsで信号をサンプリングした場合、その結果のデジタル出力にはそのノイズ信号が含まれ、この「量子化ノイズ」は一般にDCからfs/2まで均一に分布します。Kfsという高いレートでサンプリングすると、そのノイズ信号はDCからKfs/2までの広い帯域に広がって分布します。デジタル・フィルタによってfs/2を超えるすべてのノイズを除去すれば、デジタル出力のS/N比(SNR)が改善し、その結果ADCの分解能が向上します。
  Wideband A/D Converter ...  
For example, transformer characteristics change over frequency, thus complicating the model. An example of a starting point for modeling a transformer for ADC applications can be seen in Figure 6. Each of the parameters will depend on the transformer chosen.
「スプリアス・フリー・ダイナミック・レンジ(SFDR)」は、フルスケールのRMS値と、最大スプリアス・スペクトル成分のRMS値との比です。フロントエンドにおけるスプリアスの2つの大きな要因は、主として2次高調波歪みを生成するアンプの非直線性(すなわちトランスの完全な平衡の欠如)と、入力ミスマッチおよびゲインによるその増幅であり(高ゲインになるほどマッチングは難しくなり、寄生非直線性は増幅されます)、通常、3次高調波歪みと見なされます。
1 2 3 4 5 6 7 8 9 10 Arrow